

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 62-031174

(43)Date of publication of application : 10.02.1987

(51)Int.Cl.

H01L 29/78

H01L 27/12

H01L 29/28

(21)Application number : 60-171341

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 02.08.1985


(72)Inventor : TSUMURA AKIRA  
TSUNODA MAKOTO  
HIZUKA YUJI  
ANDO TORAHICO

## (54) FIELD EFFECT TRANSISTOR

## (57)Abstract:

**PURPOSE:** To obtain an element with a low cost, a long life and excellent electrical characteristics by employing a  $\pi$ -conjugated system polymer film which has a composition shown by formula I (wherein R and R' denote radicals such as H or CH<sub>3</sub> and R'' denotes a radical such as H or phenyl).

**CONSTITUTION:** A  $\pi$ -conjugated system polymer film 4, which has a composition shown by formula I (wherein R and R' denote H, CH<sub>3</sub>, OCH<sub>3</sub>, C<sub>2</sub>H<sub>5</sub> or OC<sub>2</sub>H<sub>5</sub> and R'' denotes H, CH<sub>3</sub>, C<sub>2</sub>H<sub>5</sub> or phenyl radical), and which has ohmic contact with both of a source electrode 5 and a drain electrode 6, is formed on an insulation film 3 and the source electrode 5 and the drain electrode 6. As this polymer film 4 is economical as an organic semiconductor and has excellent stability in the air, an FET with excellent electrical characteristics can be obtained.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of  
rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑪ 公開特許公報 (A) 昭62-31174

⑫ Int.Cl.  
H 01 L 29/78  
27/12  
29/28

識別記号

厅内整理番号

⑬ 公開 昭和62年(1987)2月10日

8422-5F  
7514-5F  
8526-5F

審査請求 未請求 発明の数 1 (全 6 頁)

⑭ 発明の名称 電界効果型トランジスタ

⑮ 特 願 昭60-171341

⑯ 出 願 昭60(1985)8月2日

⑰ 発明者 津 村 顯 尼崎市塚口本町8丁目1番1号 三菱電機株式会社材料研究所内  
⑱ 発明者 角 田 誠 尼崎市塚口本町8丁目1番1号 三菱電機株式会社材料研究所内  
⑲ 発明者 肥 塚 裕 至 尼崎市塚口本町8丁目1番1号 三菱電機株式会社材料研究所内  
⑳ 発明者 安 藤 虎 彦 尼崎市塚口本町8丁目1番1号 三菱電機株式会社材料研究所内  
㉑ 出願人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号  
㉒ 代理人 弁理士 早瀬 憲一

明細書

1. 発明の名称

電界効果型トランジスタ

2. 特許請求の範囲

(1) ゲート電極と、

該ゲート電極との間に絶縁膜を介在させ該ゲート電極と対向して設けたソース電極及び該ソース電極と分離して設けたドレイン電極と、


上記ソース電極及びドレイン電極とオーム性接

触し上記絶縁膜上に設けた  (ただし R, R' は H, CH3, OCH3, C2H5 または OC2H5, R' は H, CH3, C2H5 またはフェニル基である。) なる構造を有するπ-共役系高分子膜を電気化学的重合法(電解重合法)によって得ることを特徴とする特許請求の範囲第1項記載の電界効果型トランジスタ。

(2) 上記ゲート電極がp型シリコンおよびn型シリコンのいずれか1つにより組成されたことを特徴とする特許請求の範囲第1項記載の電界効果

型トランジスタ。

(3) 上記ゲート電極が有機系高分子により組成されたことを特徴とする特許請求の範囲第1項記載の電界効果型トランジスタ。

(4)  (ただし R, R' は H, CH3, OCH3, C2H5 または OC2H5, R' は H, CH3, C2H5 またはフェニル基である。) なる構造を有するπ-共役系高分子膜を電気化学的重合法(電解重合法)によって得ることを特徴とする特許請求の範囲第1項記載の電界効果型トランジスタ。

3. 発明の詳細な説明  
〔産業上の利用分野〕  
本発明は、電界効果型トランジスタ(以下FET素子と略称する)、特に電界効果を利用した有機半導体素子に関するものである。

〔従来の技術〕

従来のFET素子は、主としてSi、Geなど

の無機半導体、あるいはGaAs、InPなどの無機化合物半導体を主たる構成材料として使用するのが一般的である。しかし、これらは高価となるため、より安価な有機半導体、すなわち有機物質であり、かつ電気的に半導体的な電気特性を有するもの、具体的にはポリアセチレンを使用したFET素子が他に報告されている。

第3図はエビサワ他、ジャーナル オブ アプライド フィジックス 第54巻 №6 第3255頁- 第3259頁 (F. Ebisawa et al. Journal of Applied Physics Vol. 54 №6 pp 3255 - 3259) の論文に示されたポリアセチレンを用いた従来のFET素子の構造を示す断面図である。図において、1はガラス基板、2はゲート電極となるアルミニウム膜、3は絶縁膜となるポリシロキサン膜、10はポリアセチレン膜、5及び6はそれぞれソース電極、ドレイン電極となる金膜である。

次に動作について説明する。

ソース電極5とドレイン電極6との間に電圧をかけるとポリアセチレン膜10を通してソース電

極5とドレイン電極6との間に電流が流れることとなる。ガラス基板1上に設けられた絶縁膜3によりポリアセチレン膜10と隔てられたゲート電極2に電圧を印加すると、電界効果によってポリアセチレン膜10の電導度を変えることができ、したがってソース、ドレイン間の電流を制御することができる。これは絶縁膜3に近接するポリアセチレン膜10内の空乏層の幅がゲート電極2に印加する電圧によって変化し、実効的なホール(正孔)のチャネル断面積が変化するためと考えられている。この場合ポリアセチレン膜10は半導体的な電気特性を有している必要があり、かつこれとソース電極5及びドレイン電極6とはオーム性接觸を有している必要がある。さらにポリアセチレン膜10とゲート電極2とは絶縁膜3をはさんでMIS接合を形成している必要がある。

このポリアセチレンを用いた従来のFET素子においては、ポリアセチレン膜10は、シラカワ他、ポリマージャーナル第2巻、№2 第231頁- 第244頁 (H. SHIRAKAWA et al. Polymer Journal

Vol. 2 №2 pp 231 - 244) の論文に示された方法、すなわちアセチレンガスをチーグラー・ナッタ触媒で重合させる方法により形成される。

#### (発明が解決しようとする問題点)

上記のような従来の有機半導体を用いたFET素子では、ポリアセチレンを使用しているため空気中に放置すると不饱和結合の多いポリアセチレンが容易に酸素、水の攻撃を受け、比較的速やかに劣化する。したがって、ポリアセチレンを用いたFET素子は、安定性に乏しく、かつ寿命が短かく、電気特性に劣るという問題点を有していた。また、製造方法の面からも、アセチレンガスをチーグラー・ナッタ触媒で重合させてポリアセチレン膜を形成させる方法は比較的複雑であって実用化には解決すべき多數の問題が残されていた。

本発明は、上記のような問題点を解決するためになされたもので、安価な材料を用い、安定で長寿命であり、しかも電気特性に優れたFET素子を提供することを目的としている。

#### (問題点を解決するための手段)


本発明に係るFET素子は、有機半導体として



なる構造を有するπ-共役系高分子を用いたものである。

#### (作用)

本発明においては、有機半導体として、安価で空気中における安定性に優れた




なる構造を有するπ-共役系高分子を用いたので、安定で長寿命であり、電気特性に優れたFET素子を得ることができる。

#### (実施例)

第1図は、本発明の一実施例によるFET素子の構造を示す断面図であり、図において1は基板、

2は該基板1の片面に設けられたゲート電極、3は上記基板1およびゲート電極2上に設けられた絶縁膜、5は該絶縁膜3上に設けられたソース電極、6は同じく絶縁膜3上に上記ソース電極5と分離して設けられたドレイン電極、4は上記絶縁膜3、ソース電極5およびドレイン電極6上に設けられ、ソース電極5とドレイン電極6とにそれ

ぞれオーム性接触する 

(ただしR、R'はH、CH<sub>3</sub>、OCH<sub>3</sub>、C<sub>2</sub>H<sub>5</sub>またはOC<sub>2</sub>H<sub>5</sub>、R''はH、CH<sub>3</sub>、C<sub>2</sub>H<sub>5</sub>またはフェニル基である。)なる構造を有するπ-共役系高分子膜である。

ここで本実施例素子に用いる材料としては以下に述べるものが使用される。

基板1としてはガラスが一般的に用いられるが、ポリエスチルフィルムなどの高分子膜を用いることもできる。ゲート電極2としては、金、白金、クロム、パラジウム、アルミニウム、インジウム

などの金属や酸化物、酸化インジウム、インジウム・銅酸化物(ITO)等を用いるのが一般的であるが、これらの材料を2つ以上あわせて用いてもよい。また、p型シリコンやn型シリコン、あるいは有機系高分子を用いてもよい。これらを使用する場合には、基板1を省略することができる。絶縁膜3としては、酸化シリコン(SiO<sub>2</sub>)が一般的に用いられるが、変化シリコンや酸化アルミニウムでもよい。またポリエチレンやポリビニルカルバゾール、ポリフェニレンスルフィド、ポリバラキシレンなど絶縁性高分子を用いてもよい。ソース電極5およびドレイン電極6としてはπ-共役系高分子膜4とオーム性接触することができる仕事関数の大きい金属、例えば金、白金、クロム、パラジウムなどが用いられる。

π-共役系高分子膜4はそれ自身では通常絶縁体であるが、適当な電子受容体、例えば過塩素酸イオンやテトラフルオロボレートイオン、スルホン酸イオンなどをドーピングすることによってn型半導体にすることができる、その電導度も絶縁体

領域から金属領域まで幅広く制御することができる。本実施例素子はπ-共役系高分子膜に極く少量のドーピングをしてp型半導体性を付与して用いる。

上記π-共役系高分子の薄膜をゲート電極2、絶縁膜3、ソース電極5およびドレイン電極6により構成された中間部材の上に形成する方法としては電気化学的重合法(電解重合法)を用いる。例えばπ-共役系高分子に相当するモノマーおよび支持電解質を有機溶媒または水に溶かしこれを反応溶液とし、上記ソース電極5およびドレイン電極6を作用電極とし、例えば白金などの対極との間に電流を通じて重合反応を起こさせて作用電極近傍上に所望のπ-共役系高分子を析出させ、析出したπ-共役系高分子膜をよく洗浄した後、窒素雰囲気中で乾燥するという方法を用いる。この場合、析出したπ-共役系高分子膜は反応時に支持電解質のアニオンがドーピングされてp型有機半導体となり、またソース電極5およびドレイン電極6間の距離は充分短かいため、両電極間の

絶縁膜もπ-共役系高分子膜によって完全に被覆され、両電極はp型有機半導体膜によって電気的に短絡される。さらにこのp型有機半導体膜は電解重合後に適度に脱ドーピングし、FET素子に適した電導度に変化させることができる。ここで、有機溶媒としては、支持電解質および上記モノマーを溶解させるものならよく、例えばアセトニトリル、ニトロベンゼン、ニトロメタン、N,N-ジメチルホルムアミド(DMF)、ジメチルスルホキシド(DMSO)、ジクロロメタン、テトラヒドロフラン、エチルアルコールおよびメチルアルコール等の極性溶媒が単独又は2種以上の混合溶媒として用いられる。又、水との混合溶媒でも使用可能である。支持電解質としては酸化電位および還元電位が高く、電解重合時にそれ自身が酸化又は還元反応を受けず、かつ溶媒中に溶解させることによって溶液に電導性を付与することのできる物質であり、例えば、過塩素酸テトラアルキルアンモニウム塩、テトラアルキルアンモニウム、テトラフルオロボレート塩、テトラアルキルアン

モニウム、ヘキサフルオロホスフェート塩、テトラアルキルアンモニウム、バラトルエンスルホネート塩、および水酸化ナトリウム等が用いられるが、勿論2種以上を併用しても構わない。

上記のように構成されたFET素子においては、 $\pi$ -共役系高分子膜4と絶縁膜3の界面において $\pi$ -共役系高分子膜4側に形成した空乏層の幅がゲート電極2とソース電極5との間にかけた電圧で制御され、実効的なホールのチャネル断面積が変化するためにソース電極5とドレイン電極6との間を流れる電流が変化すると考えられる。このとき、 $\pi$ -共役系高分子膜4に電導度の低いp型半導体性しか持たせていないため、ゲート電極2としては金属電極以外にp型シリコンやn型シリコン、あるいは有機系高分子を用いても $\pi$ -共役系高分子膜4中に充分大きな幅の空乏層が形成されて電界効果が現われるものと考えられる。

なお、第1図では基板1上にゲート電極2が設けられているが、逆に、基板1上に $\pi$ -共役系高分子膜を設け、その上にソース電極およびこのソ

ース電極と分離してドレイン電極を設け、上記ソース電極およびドレイン電極との間に絶縁膜を介在させてゲート電極を設けてもよい。

以下、本発明の実施例についてより具体的に説明する。

#### 実施例1

3.0 cm × 3.0 cm のガラス基板の中央付近に真空蒸着法によって厚さ1000 Åのクロム膜をリボン状に設け、更にこの上に金膜を2000 Åの厚さに真空蒸着法によって設け、これをゲート電極とした（有効ゲート電極面積は 5 mm × 2 mm）。さらに基板上に酸化シリコン膜を3000 Åの厚さにCVD法によって設け、これを絶縁膜とした。さらにその上にチャネル長が 2 mm となるように厚さ2000 Åの金膜をゲート電極をはさんで2ヶ所に真空蒸着法によって設け、これらをソース電極とドレイン電極とした（有効面積はいずれも 5 mm × 10 mm）。

100 mL のアセトニトリル中にN-メチルピロール (0.8 g)、テトラエチルパークロレイト (0.7 g) を溶解させた液を反応溶液とした。上記ガラ

ス基板上のソース電極とドレイン電極とを作用電極とし、対極として白金 (Pt) 電極を、参照電極として飽和カロメル電極 (SCE) を使用し、反応用液中にこれらを共に浸し、窒素ガス雰囲気下で作用電極を陽極として対極との間に一定電流 (20  $\mu$ A · cm<sup>-2</sup>) を90分間流し、作用電極近傍上、すなわち上記ソース電極近傍上およびドレイン電極近傍上に $\pi$ -共役系高分子を析出させ、両電極間の絶縁膜が $\pi$ -共役系高分子膜で完全に被覆されるようにし、ソース電極とドレイン電極とがp型半導体性を有する $\pi$ -共役系高分子膜で電気的に短絡されるようにした。次に、作用電極の電位をボテンショスタットでSCEに対して0.0 V に180分間設定して電気化学的脱ドープを行い、アセトニトリルで2回洗浄後、窒素ガス雰囲気下で乾燥し、FET試料 (I)を得た。

#### 実施例2

$10^{-3}$  S/cm 以上の電導度を有する厚さ 500 Å のp型シリコン板 (3.0 cm × 3.0 cm) の両面に熱酸洗で3000 Åの厚さの酸化シリコン膜を設けた。次

に片面のみをプラスマエッティングしてシリコン面を露出させ、ここに厚さ2000 Åの金膜を真空蒸着法によって設け、オーム性接触をとり、p型シリコン基板そのものがゲート電極として働き、酸化シリコン膜が絶縁膜となるようにした。さらに、この酸化シリコン膜の上にチャネル長が 2 mm となるように真空蒸着法によって厚さ1000 Åのクロム膜を2ヶ所に設け、さらにその上に金膜を2000 Åの厚さに真空蒸着法によって設けてこれをソース電極とドレイン電極とした（有効面積はいずれも 2 mm × 4 mm）。

実施例1の場合と同様に電解重合法を用いて上記のソース電極、ドレイン電極および両電極間の絶縁膜を適度の電導度のp型半導体性を有する $\pi$ -共役系高分子膜で被覆し、これをFET試料 (II) とした。

第2図は実施例2により製造されたFET試料 (II) のゲート電圧 (VG) を変化させた場合のドレイン電流 (ID) - ソース・ドレイン間電圧 (VSD) の変化を示す特性図である。測定は真

空中暗所で行なった。図において、縦軸がドレイン電流 (ID)、横軸がソース・ドレイン間電圧 (VSD) を示す。なお、ゲート電圧はソース電極に対して印加している。

第2図によると、FET試料 (II) は VG = 0 V の状態でも ID が流れているが小さな VG の変化で ID の変化をもたらし良好な電界効果が得られることがわかる。しかも消費する電力も少ない。FET試料 (I) もほぼ同様の特性を示した。また、安定性の面でも本発明によるFET素子は1ヶ月以上経過しても特性の変化が見られなかった。

なお、実施例2では基板そのものをゲート電極としたが、チャネル間にのみゲート電極を設けて動作させることも可能であり、実施例2と同様もしくはそれ以上の効果を示す。

本発明に係るFET素子の素子基板、ゲート電極、絶縁膜、ソース電極、ドレイン電極、およびソース電極等に結合するリード線はすべて高分子材料を用いることが可能である。この場合本発明に係るFET素子は完全に柔軟構造となる。しか

も、これら高分子材料を透明もしくは半透明な材料とするとπ-共役系高分子膜はかなりの透明性を有するため、全体が透明もしくは半透明なPET素子を得ることができる。

ところで、本発明は多数の電極を有する大面积基板に適用することも可能である。したがって本発明に係るFET素子を大面积液晶ディスプレイの基板となる薄膜トランジスタ (TFT) として使用することが可能である。

#### (発明の効果)


以上のように、本発明によれば、有機半導体と



H<sub>3</sub>, C<sub>2</sub>H<sub>5</sub> または OC<sub>2</sub>H<sub>5</sub>、R'' は H, CH<sub>3</sub>, C<sub>2</sub>H<sub>5</sub> またはフェニル基である。) なる構造を有するπ-共役系高分子を用いたので、安価で、しかも安定性、寿命および電気特性に優れたFET素子を得ることができる。

#### 4. 図面の簡単な説明

第1図



2: ゲート電極

3: 絶縁膜


4: π-共役系高分子膜

5: ソース電極


6: ドレイン電極

代理人 早瀬 寛一

第2図



第3図



## 手続補正書(自発)

昭和60年11月29日

特許庁長官殿

1. 事件の表示

特願昭 60-171341号

2. 発明の名称

電界効果型トランジスタ

3. 補正をする者

特許出願人

住所 東京都千代田区丸の内二丁目2番3号  
名称 (601) 三菱電機株式会社

代表者 井上一郎

志賀守哉

郵便番号 532

住所 大阪市淀川区宮原4丁目1番45号

新大阪八千代ビル

氏名 (8181) 井理士 早瀬憲一

電話 06-391-4128

## 5. 補正の対象

明細書の発明の詳細な説明の欄

## 6. 補正の内容

(1) 明細書第10頁第19~20行の「テトラアルキルアンモニウム、テトラフルオロボレート塩」を「テトラアルキルアンモニウムテトラフルオロボレート塩」に訂正する。

(2) 同第10頁第20行~第11頁第1行の「テトラアルキルアンモニウム、ヘキサフルオロホスフェート塩」を「テトラアルキルアンモニウムヘキサフルオロホスフェート塩」に訂正する。

(3) 同第11頁第1~2行の「テトラアルキルアンモニウム、バラトルエンスルホネート塩」を「テトラアルキルアンモニウムバラトルエンスルホネート塩」に訂正する。

(4) 同第12頁第19行の「テトラエチルバーコロレイト」を「テトラエチルアンモニウムバーコロレイト」に訂正する。